ＰＩＣ１６Ｆ８４Ａの詳細仕様(2)
|
このページではPIC16F84Aを使うときに必要なポートの動作の仕様を説明します。
  Ｉ／Ｏポートの仕様
ＰＩＣが外部の回路と連携した動作をするために入出力ポートを使用します。PIC16F84Aには合計で１３本の入出力ピンがあります。それらは５本と８本の組に分けられ、５本の組をＡポート、８本の組をＢポートと言っています。ＡポートにはPORTAレジスタが対応しており、ＢポートにはPORTBレジスタが対応しています。各レジスタは８ビットで構成されていて、ビット毎に入出力ピンが対応しています。ですから、PORTAはビット０からビット４までの５ビットが使用され、ビット５からビット７までの３ビットは使用されていません。PORTBは８ビット全てがそれぞれ入出力ピンに対応しています。各ピンを入力として使用するか出力として使用するかはTRISAレジスタ(PORTA用)およびTRISBレジスタ(PORTB用)で指定します。TRISxの設定が"0"の場合は出力用、"1"の場合は入力用になります。この指定はビット毎に行えるので、各ピンを独立して入力または出力に設定できます。ＡポートおよびＢポートの制御はPORTAレジスタおよびPORTBレジスタ単位で行われます。すなわち、Ａポートの場合は５本同時に、Ｂポートの場合は８本同時に行われます。出力動作の制御はWレジスタ（８ビット）に出力したい内容を設定し、それをMOVWF命令でPORTAレジスタまたはPORTBレジスタに書き込むことにより行います。制御はPORTAまたはPORTBレジスタ単位で行われるので入力用に設定したビットにもデータ設定は行われます。けれども実際の出力は出力用に設定したピンだけが制御され、入力用に設定したピンには影響を与えません。入力動作の制御はPORTAまたはPORTBレジスタの内容をMOVF命令でWレジスタに取り込むことにより行います。この場合、出力用に設定したピンの状態は読み込み動作をした直前の書き込み動作での状態になります。これは出力ラッチレジスタが出力状態を保持しているためです。ソフトウェアを作るときにはどのピンを入力設定にしたかを考慮して、入力ピンの状態だけを使うようにする必要があります。 ＡポートとＢポートは回路および機能が若干異なります。また、Ａポートの中でもRA4ピンはTMR0のクロック入力としても使用できるようになっています。Ｂポートの場合はRB4からRB7は入力信号の変化を監視できる機能を持たせています。さらにRB0は外部割り込み機能を持たせています。この辺は頭の中が混乱します。これらの機能は便利な機能ですが、必ずしも使う必要はありません。「何かそんな機能があったな」程度で頭の隅に残して置いて、必要になったときにじっくり考えた方が良いと思います。 以下に各ポート回路の概要を説明します。  Ａポート( RA0-RA3 )の仕様 左の図はＡポートのRA0,RA1,RA2およびRA3の回路ブロックを表しています。 データの出力に関わる部分は出力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀとCMOSで構成されるドライブ回路です。CMOSの回路は出力をドライブする機能以外に該当するピンが入力設定の場合にしている場合、ピンに出力情報を出さないようにブロックする機能も持っています。  出力回路の動作CMOS(Complementary-Metal Oxide Semiconductor)とは相互補完MOSでPチャネルMOSFET(P-FET)とNチャネルMOSFET(N-FET)が組み合わされています。
入出力モード指定回路の動作TRISAﾚｼﾞｽﾀで各ピンのモードを指定します。TRISAﾚｼﾞｽﾀの設定値はTRISﾗｯﾁﾚｼﾞｽﾀに記録されます。出力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀの反転出力(  )とTRISﾗｯﾁﾚｼﾞｽﾀの出力(Q)はOR回路を通してP-FETに入力されています。出力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀの反転出力()とTRISﾗｯﾁﾚｼﾞｽﾀの反転出力()はAND回路を通してN-FETに入力されています。 出力モード時の動作
入力モード時の動作
入力回路の動作入力回路は常にピン回路に接続されています。ですから、ピンが出力モード指定になっていても、入力回路は動作しています。入力信号はTTLﾊﾞｯﾌｧｰを通して入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀに取り込まれます。 出力および入力タイミング出力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀへの入力ﾃﾞｰﾀ、TRIS･ﾗｯﾁ･ﾚｼﾞｽﾀへの設定ﾃﾞｰﾀおよび入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀの出力ﾃﾞｰﾀはデータ・バスを通してデータの授受が行われます。データ・バスは８本あり、ピンとのデータの授受は同時（パラレル）に行われます。また、データ・バスは各ﾚｼﾞｽﾀに共通で使われるので、各ﾚｼﾞｽﾀへの制御信号のタイミングにより情報の授受が制御されます。
TRIS･ﾗｯﾁ･ﾚｼﾞｽﾀの内容を読み出す時にはゲート付きインバータが使われています。RD TRISが"1"になるとTRIS･ﾗｯﾁ･ﾚｼﾞｽﾀの内容がデータ・バスに伝えられます。  Ａポート( RA4 )の仕様Ａポートの中でもRA4は特殊なポートになっています。下の図はRA4の回路ブロックを表しています。他のポートとの違いは出力用のドライバFETがN-FETのみであることと、入力回路に使用しているバッファがヒステリシス特性のあるシュミットトリガタイプであることです。  回路的には以上の差ですが、用途の違いとして入力モードの場合、TMR0のクロックタイミングパルスの入力に使用します。入力のバッファにシュミットタイプバッファを使用しているので、外部信号のエッジ（立ち上がり、立ち下がり）がクリアでない場合でも、ある程度Hﾚﾍﾞﾙ/Lﾚﾍﾞﾙの判断をすることができます。 出力ドライバのP-FETが無いので、Hﾚﾍﾞﾙを入力するためには外部の回路でプルアップ(抵抗器を通してVDDに接続）する必要があります。出力モードではオープンドレーンタイプになるので、外部回路の設計に都合がよい場合があります。  Ｂポート( RB0-RB3 ) の仕様 Ｂポートの出力回路構成はＡポートとは異なっています。出力回路ではFETを使わずにゲート回路でモードの切り替えを行っています。Ｂポートの特徴は入力モードの時にプルアップ機能を備えていることです。プルアップと言うのは入力ポートをVDD側に吊ることです。このようにすると、入力がオープンの場合でも、入力ポートはHﾚﾍﾞﾙになります。通常の回路では抵抗器を使用してプルアップしていますが、この回路ではFETが使われています。FETは完全なON状態でなく弱いプルアップ(Weak pull-up)になっています。このプルアップ機能が回路動作に影響する場合には使わないようにすることができます。 RB0は外部割り込みの入力ピンとしても使用するようになっていて、シュミットタイプのバッファを介して内部回路に接続されています。 TRISが"0"の場合、出力モードになります。出力ゲートの制御入力にはインバータがあるので、TRIS･ﾗｯﾁ･ﾚｼﾞｽﾀの出力が"0"(Lﾚﾍﾞﾙ)の場合にゲートが開きます。プルアップ用のNANDゲートの入力はLﾚﾍﾞﾙのため、出力はHﾚﾍﾞﾙになります。そのため、プルアップ用のP-FETはOFF状態になり、プルアップはされません。 TRISが"1"の場合、入力モードになります。出力ゲートは閉じられ、I/Oピンと切り離されます。プルアップ用のNANDゲートのTRIS･ﾗｯﾁ側はHﾚﾍﾞﾙであるため、RBUPの設定によりプルアップするか、しないかが決まります。RBPUはOPTION-REGﾚｼﾞｽﾀのﾋﾞｯﾄ７で、"0"で「プルアップする」、"1"で「プルアップしない」になります。"0"の場合にはP-FETのゲートがLﾚﾍﾞﾙになり、P-FETはON状態になります。"1"の場合はその逆です。 RBPUはＢポート全体のプルアップ状態を指定します。各ピン毎には設定できません。 Ｂポート( RB4-RB7 ) の仕様 RB4からRB7は入力信号の変化を検出する機能が備えられています。この機能はキーを押したときに割り込み処理をさせるなどに使用できます。変化の検出は４本のピンの変化をまとめて検出しています。ですから、特定のピンだけの変化を検出することはできません。この機能はピンを入力モードにしたときだけ働きます。変化の検出には入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀに加えてﾗｽﾄﾙｯｸ･ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀを使い、それらの出力を排他論理和(Exclusive OR :XOR [ｴｸｽｸﾙｰｼﾌﾞ･ｵｱｰと読みます])回路を使用しています。XOR回路の入力と出力は下図のようになります。   入力変化検出回路の動作は以下のようになります。 PORT読み込み(RD Port)がLﾚﾍﾞﾙからHﾚﾍﾞﾙに変化するとインバータを通して入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀに入力ﾃﾞｰﾀが読み込まれます。このときにはﾗｽﾄﾙｯｸ･ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀへの読み込みは、まだ、行われません。次にRD PortがHﾚﾍﾞﾙからLﾚﾍﾞﾙに変化すると入力ﾃﾞｰﾀがﾗｽﾄﾙｯｸ･ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀに読み込まれます。 入力に変化がなければそれぞれのﾚｼﾞｽﾀの出力は同じなので、XORの出力はLﾚﾍﾞﾙです。  次の読み込みタイミングまでの間に入力ﾃﾞｰﾀが変化したとします。RD PortがLﾚﾍﾞﾙからHﾚﾍﾞﾙになると、入力ﾃﾞｰﾀが入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀに読み込まれます。このときﾗｽﾄﾙｯｸ･ﾗｯﾁ･ﾚｼﾞｽﾀの内容は、まだ、変化していません。そのため、XORの２本の入力には異なる状態が入力され、Hﾚﾍﾞﾙが出力されます。このHﾚﾍﾞﾙが割り込み信号のトリガになります。 RD PortがHﾚﾍﾞﾙからLﾚﾍﾞﾙになるとﾗｽﾄﾙｯｸ･ﾗｯﾁ･ﾚｼﾞｽﾀにも入力ﾃﾞｰﾀが読み込まれ、両ﾚｼﾞｽﾀの出力は同じになるので、XORの出力はLﾚﾍﾞﾙになります。 RD Portの信号がHﾚﾍﾞﾙからLﾚﾍﾞﾙになる前に入力ﾃﾞｰﾀが変化した場合には、ﾗｽﾄﾙｯｸ･ﾗｯﾁ･ﾚｼﾞｽﾀに入力ﾃﾞｰﾀが読み込まれます。この時点では、まだ、入力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀには変化が読み込まれていないため、両ﾚｼﾞｽﾀの出力の状態は異なり、XORにはHﾚﾍﾞﾙが出力され、割り込みが発生します。 XORの出力は次のRD Portに読み込みﾊﾟﾙｽが入るまで継続します。この継続が割り込み動作に影響するかどうか分かりません。割り込みをソフトで処理してRBIFﾋﾞｯﾄをクリアしてもXORの出力がHﾚﾍﾞﾙであると再度割り込みが発生するかもしれません。または、内部の回路でガードされている可能性はあります。 |
P-FETはゲートがLレベルではON状態、HレベルではOFF状態になります。N-FETはその逆で、ゲートがLレベルの場合はOFF状態、HレベルではON状態になります。出力したい状態がHレベルの場合、出力ﾃﾞｰﾀ･ﾗｯﾁ･ﾚｼﾞｽﾀの反転出力(
